• 产品|
  • 采购|
  • 企业|
  • 资讯|
  • 展会|

客服QQ:544721284

您所在的位置:首页 > 资讯 > 分析预测 > 语法分析表基于AVS3D实时解码器在FPGASoC平台上的设计与完毕

语法分析表基于AVS3D实时解码器在FPGASoC平台上的设计与完毕

日期: 2021-04-08 浏览人数: 257 来源: 编辑:

分享到:
核心提示:  语法分析表基于AVS3D实时解码器在FPGASoC平台上的设计与完毕,陕西铝合金门窗围栏。AVS[1](audio video coding standard

  语法分析表基于AVS3D实时解码器在FPGASoC平台上的设计与完毕,陕西铝合金门窗围栏。AVS[1](audio video coding standard)是《音问光阴 生长音视频编码》系列模范的简称,是他们国具有自主常识产权的第二代新闻编解码法式。2008岁暮,AVS规范事项组开头草拟双目立体编解码盘算[2]。该目标决议双目拼接算法,所用视频序列由基线互相平行的两摄像机搜聚,将左、右视点音信合成为一个码流实验传输;而在解码端再起出左、右两叙图像数据。

  但现在,尚没有针对AVS 3D法式的FPGA/SoC软硬合资平台告竣。本文以Xilinx公司的ZYNQ 7020设置板为平台,它是内部具有两个M9统制(Processing System,PS)硬核焦点的片上系统芯片,该平台具有芯片集成度高、规模才气强、软件通用性好的长处。本文选用一个主PS举动顶层规模,完工3D ES流的外部接口通讯和解码图像显树模围;另一个从PS以及小我私家硬件加速模块(囊括ES流的语法剖析、算术码解码、变长码解码等硬件加快模块)团结完工AVS双目拼接解码算法。两个PS团结事情,在FPGA/SoC平台上完成了AVS 3D实时解码器。

  视点分散取得的左、右视点根基层图像生活水平维度的折柳率减半。因为基础层图像和牢固层图像生涯很强的空间相合性,预测性分析作用故对根基层图像实验水平维度的上采样插值滤波,展望取得告别率提拔的强化层图像。为保险强化层图像质量,须要对上采样滤波器核向量实验兴办[3],其来由如式(1)所示?

  视点脱节取得的根基层图像判袂率为M/2×N,需要在程度维度上举行上采样插值滤波。在具有程度相合的两个基础层像素点xi,j和xi,文法的预测分析表j+1之间插入半像素点vi。阅历程度插值,从星散率为M/2×N的根基层图像推测取得区别率为M×N的增强层图像。

  码流输入处分模块的主要使命是读入ES原始码流。其中indata[7!0]留存原始ES流的8 bit数据;avail_n检测输入数据的可得字节数;strobe再现输入码流有效性;当读入的数据明白完工后,req通告ES流继续读入。

  语法元素输出模块重要规模熵解码后语法元素的数据输出。预测性分析作用其中n_bits显示乞求读取语法数据的bit数;req为要求读取语法消息;req_type为方今语法元素所需选择的熵解码编制,凭据req_type的差异,对方今元素接纳CABAC或CAVLC剖析算法;outdata[31!0]为熵解码后的数据;del_ready批示方今语法相识模块是否谋略好接受外部要求;strobe为方今请求输出语法音书有用性。

  要点语法剖判单位运行CABAC或CAVLC的体会算法,涉及模子索引号发作、模型自妥善革新、反二进制化等进程。文法的预测分析表在AVS模范中,CABAC主要用于剖释宏块规范、亮度色度推测模式、替换系数等数据;CAVLC重要用于剖析亮度和色度残差数据。

  AVS的码流数据结构及目的相关从高到低挨次为:序列、图像、条带、宏块和块,在解码进程中,须要从高到低顺序剖判出每一目的中的语法元素数据。将硬件加快模块剖析取得的数据赋值给反应的语法元素变量,诈欺取得的语法元素变量在,规复出左、右视点的重修图像。

  本文接纳Xilinx公司ZYNQ 7020装备板,ZYNQ 7020接纳双核计划,据有两片Cortex-M9芯片,一片用作主理理编制,一片用作重点AVS算法解码,两片M9不妨共享内存和外围配置。针对AVS 3D解码器,本文选择Master-Slave主从规模摆设模式。采取MASTER M9举动顶层规模,完工ES 3D码流的外部接口通信、解码图像显树模围等功能;SLAVE M9及语法剖析硬件加快模块合资完工AVS 3D中央解码算法; MASTER M9和 SLAVE M9配合事情,终极了结AVS 3D及时解码器SoC片上体系策画[6]。

  在启动AVS双目解码器的SoC片上体系时,起先在ZYNQ 7020前进行时钟筑立,之后在MASTER M9上实行BootROM启动代码。BootROM是全豹SoC体例上最先运行的门径,当SLAVE M9盼愿解码启动指令时,BootROM依旧在MASTER M9上运行。BootROM的主要效力是建立全数双目解码器的SoC系统的串口新闻,并将第一阶启下手段(First Stage Boot Loader,FSBL)从启动修复复制到MASTER M9的片上内存。

  AVS双目立体解码器在SoC片上系统的全体安置摆设如图4所示。在各个模块的交互历程中,经验AXI LITE传送信息量较小的数据;阅历AXI VDMA转达解码图像数据等消息量较大的数据;经验AXI CON传送交互频仍的数据。

  (2)与TS码流语法意会模块实验讯息交互,公布SLAVE M9启动解码经由。SLAVE M9根据码流中剖析标识位的差别,调用硬件加快模块接纳CALVC或是CABAC的熵解码式样对码流中的语法元素实验意会,并与样式音讯模块交互,将熵解码情势象征位、缓存大小、体会完工标识位等音书返回给MASTER M9!

  SLAVE M9运行AVS 3D解码器的焦点算法。解码算法囊括AVS双目拼接算法和AVS单叙解码算法两个体。AVS双目拼接算法如第1节所述。单叙解码器算法重要囊括:肇始码检测、序列及图像头读取、熵解码、宏块数据得回、反改变、反量化、预测性分析作用帧内及帧间推测、1/4像素举动向量插值、图像残差复原、环叙滤波等模块。将完结AVS 3D解码功能的C叙话代码写至回声的软件配置平台,由硬件加疾模块将语法元素剖析模块取得的语法元素数值输入各个层级的解码函数,从而委曲SLAVE M9上达成AVS 3D解码算法。终极将解码取得的拼接图像序列和左、右视点图像序列写入DDR MEMORY的差异处所空间。

  (3)写入位置指针,预测性分析作用SLAVE M9解码一帧图像后,将解码数据写入在该指针指向的DDR MEMORY处所中。经验该模块,SLAVE M9将图像指针的样式和数值传送给MASTER M9,MASTER M9又与DDR MEMORY交互,掩护精准的图像解码顺序和显示纪律。

  在DDR MEMORY中接纳乒乓生活企图,建树两块数据缓存区,每块数据缓存区为拼接图像、左视点图像、右视点图像各分配5帧内存空间。当缓存区1向HDMI接口传输数据时,缓存区2从SLAVE M9授与数据;当缓存区1从SLAVE M9负担数据时,缓存区2向HDMI接口传输数据;如许循环事情,预测性分析作用资历两块缓存区的瓜代事情,生长DDR MEMORY的事宜成效。其中每块缓存区中的数据读写位置均由MASTER M9羁绊,掩护DDR MEMORY以切确的显示秩序将图像内容送往HDMI接口。

  本文中,AVS 3D解码器的SoC片上系统策画在Xilinx ZYNQ 7020作战板上实现。委曲在AVS单叙软件解码器RM52k上增添视点脱离模块、层间上采样滤波模块了结AVS 3D解码算法,将代码改写至Xilinx SDK 2014。2嵌入式软件平台,语法分析表基于AVS3D实时解码器并加载FreeRTOS掌管编制用于内存分配和外围修复初始化。AVS双目立体解码参数开辟如表1所示。

  将AVS 3D ES流打包成为用于群集传输的TS流,凭据Xilinx的LWIP法则实验TCP连接,经IP QAM调制器终极从以太层将码流输入ZYNQ 7020的MASTER M9模块。履历硬件加疾模块实现语法元素熟悉,团结SoC片上编制实验AVS双目立体解码算法执掌,终极通过HDMI接口将视频数据输出到三维电视,在三维电视上可能取得左、右视点新闻的拼接视频,在FPGASoC平台上的设计与完毕经验视点挣脱和层间上采样插值,中兴出左、右视点的加紧层图像。经视点交错经管后,文法的预测分析表取得终极的3D视频,可以观察到解码取得的3D视频具有显着的深度新闻,AVS 3D解码器的效果如图5所示。这谈明晰AVS 3D实时解码器在FPGA/SoC平台的有效性。

免责声明:
本网站部分内容来源于合作媒体、企业机构、网友提供和互联网的公开资料等,仅供参考。本网站对站内所有资讯的内容、观点保持中立,不对内容的准确性、可靠性或完整性提供任何明示或暗示的保证。如果有侵权等问题,请及时联系我们,我们将在收到通知后第一时间妥善处理该部分内容。

微信

关注地摊库官方微信账号:“ditanku”,每日获得互联网最前沿资讯,热点产品深度分析!
0条 [查看全部]  相关评论

>> 同类资讯